FPGA Vivado HL WebPack 2016.1
久々に Vivado をバージョンアップしようとしたら、いつの間にかWebPackの制約がデバイス制限だけで、"System Generator for DSP"以外殆ど使えるようになっているように見える！（驚き）特に、Vivadoロジック...
FPGA
FPGA FPGA 逆数の計算
なかなか趣味の時間が取れない期間が続いていますが、GPU的なものの企ては続いています(数ヶ月ごとに数時間しか進捗してないですが)。最後に考察した除算部分について、忘れ始めてきたので備忘録的に思い出しながら書いておきます。射影変換ができてこそ...
FPGA OpenGLのZの扱いについて考える
さて、GPUについて超基本的な勉強をしているところです。 たとえばOpenGLの場合、3D-CGモデルで射影変換を行う場合の変換行列は、glFrustum なり gluPerspective なり、の中身の仕組みを理解しておく必要があるわけ...
FPGA 続々・ZyboでHDMI入力
ようやくHDMI入力がだましだまし動き始めました。Zybo の HDMI端子から 480p を入力して、VGA端子から出力しております。ちなみにEDIDはこちらのソフトを使って、よく理解しないまま適当に作って見ました。一応PCに繋いで、今度...
FPGA 続・ZyboでHDMI入力
なかなか趣味の時間が取れずにいるのですが、夏休みに入りちょっとだけ進展。ようやく自作のデコーダ回路で sync っぽいものが取れ始めました。DPA(dynamic phase alignment) な回路を自作するのに嵌りました。 結局SE...
FPGA ZyboでHDMI入力
GPU設計をあれこれ悩んでいるうちに、ZyboにVGAがついていることを発見して(私の目は節穴か？)、ちょっと息抜きにじゃあHDMI側で入力の実験などトライ中である。ということで、我が家にあったHDC-DX3という、松下電器製ハンディーカム...
FPGA MISD（Multiple Instruction Single Data）なバーテックスシェーダーを考えてみる
引き続き Zybo (Zynq) 向けGPU設計においてバーテックスシェーダーを考え中である。テクスチャ座標のパースペクティブコレクションに逆数が必要だったりと、いろいろ演算器設計面倒そうだが、Xilinx のIPコアに各種浮動小数点コアが...
技術記事 ZyboへのGPU実装に向けて
GPUの勉強 の続きになるが、いよいよ Zybo 用にGPUっぽいものを書いてみようと検討を始めた。ごく一部であるが、ラスタライザの後段をVerilogで書いてポリゴン一個だけシミュレーションして見た。なんとなくグーローシェーディングっぽい...
FPGA 続々・ZyboでDVI出力
前回に引き続き、ソフトウェアベースだが、簡単な描画テストを行ってみた。Linux に対して、DRAMの一部をVRAMとして確保した上で、物理アドレスでアクセスする必要があるわけだが、なんだかんだでその辺に時間を要してしまった。結局のところ ...
FPGA 続・ZyboでDVI出力
これまた久々に半日ほどZyboを弄る時間を得たので、前回 Zybo のHDMI端子でDVIに画像を出した続きである。今回は DMA を書いて、DRAM から画像を出力できるようにしてみた。なお、XilinxのIPでDMAやVOUTがあるのは...