FPGA テクスチャキャッシュ追加考察
以前作成したテクスチャキャッシュについて、改善点が幾つか頭にあるので、備忘録として書いておきます。 現在、tagRAM をシングルポートメモリ(READ_FIRST)で作成し、ダイレクトマップを基本に読み出しと更新を1サイクルで纏めて実施す...
FPGA
FPGA FPGA 低遅延リアルタイムGPUをジャイロと接続
前回作成したZybo(XILINX XC7Z010-1CLG400)上のGPUですが、まずはシンプルなグーローシェーディングのみの段階で、一旦9軸ジャイロセンサー(MPU-9250)と接続してみました。 とりあえずまだ１軸のみの実験ですが、...
技術記事 低遅延リアルタイムGPUのFPGA実装
とりあえずRTLに起こしてみて、ラスタライザまでシミュレーションできたので上げておきます。ラスタライザ出力段階で既にそれなりの絵になってますね。実際はこれを逆数とって(パースペクティブ補正)UVアドレスにして、以前作成したテクスチャキャッシ...
FPGA ZeroPath-GPUのシャドウマッピングを考えてみる
ZeroPath-GPUのFPGA実装の方はコツコツと検討中です。実装はまだ掛かりそうなので机上の空論を少し書いてみたいと思います。目論見どおりいけば最大ポリゴン数Nを増やすと O(N・log N) のオーダーで回路消費が増えるというレベル...
FPGA ZeroPath-GPUのC++モデルを書いてみた
以前Zyboにも収まるテクスチャキャッシュができたので、Zybo向けにテクスチャマッピングのできるフレームメモリレスの１パスGPU自作を検討中ですが、先立ってC++で簡単に実験してみました。 思惑としてはピクセル走査順にピクセル値を計算して...
FPGA ポリゴン描画実験
正月休みにいろいろやろうと思いきや、体調を崩してしまいほとんど何もしないまま終わってしまいました。とりあえずまだC++でのシミュレーションの段階ですが、なんとなくポリゴン描画のアルゴリズム的なところは見えてきました。やはり複数ポリゴン描画し...
FPGA FPGAでラスタライザ再考察
仕事が忙しく、ずいぶん間が空いてしまいましたが、再びGPU考察です。ポリゴンのお絵かきにラスタライザは必須です。以前、ソフトやシミュレーションレベルでは軽く実験しましたが、その際にお世話になったのが下記のページ。で、FPGA化踏まえて再考察...
FPGA FPGAでの倍速ALUの考察
今回は前々から考えていたFPGAでの倍速ALUの考察です。倍速ALUというとIntelのCPUを思い浮かべてしまうわけですが、16bitALUで32bit演算をしようとうのではなく、リソースとしての見かけ上のDSPの数を倍にできないかという...
Deep Learning Deep Learning と演算器の考察
Windows機にCaffeをインストールしてみました。使いこなそうとすると、Linux + CUDA なのだと思いますが、普段Linux必要なときはVirtualBoxで済ませている向きとしては、その為にもう一台PCを用意するとかはハード...
FPGA LLVM
今更ですが LLVM を調べ中です。以前、自作のシェーダー作りたいなぁ、的なことを書きましたが、コンパイラどうしようかというのが一番の悩みでした。なんとなくな勉強はしつつもコンパイラは、作業量自体が多そうで手を出すのに二の足を踏んでいました...