FPGA 脳とFPGAと
昨今大流行のDeep Learningですが、脳の模倣をコンピュータにやらせようという試みかと思います。 で、現状手軽に手に入る計算機としては、メモリと演算器で構成されたノイマン型のプロセッサと、FPGAとでは構造的には後者のほうが脳のアー...
FPGA
FPGA 
FPGA OLED(有機EL)高速駆動
PMOD用にZyboに繋がるOLEDがDigilentから販売されているので今回試してみました。こちらのページのとおりやってみるとあっさり動作しました。Digilentのライブラリの充実っぷりに驚きです。 次にこのOLEDパネルを、高速度撮...
FPGA 電脳メガネ開発計画
Zybo上で開発しているRealTime-GPUがそこそこ動き始めてきたので、格安な研究費で(つまり趣味で)トライする超リアルタイムな電脳メガネ開発計画（妄想）を公開します。OLEDがハックできるかが最大の課題なのですが。 (その後、できま...
FPGA バイリニアのXILINX FPGA向け実装
乗算器を使わないバイリニア補間のコードを書いています。その過程の線形補間の作成でちょっと面白い最適化に気がついたので記事にしておきます。線形補間は２点の比なので、中心(足して２で割る)を求めて片方とリプレースすることを繰り返せば、加算器１段...
計算機科学 RealTime-GPU のアーキテクチャ
現在作成中のRealTime-GPUのアーキテクチャとして時間軸での動作を図にしてみました。従来のアーキテクチャは、高度な並列化の道は辿っているけれども、基本的にはZバッファなどを駆使して、陰面処理を行いつつ、フレームメモリ上に描画が完成し...
FPGA RealTime-GPU テクスチャマップ編
とりあえず、RTLシミュレーションでテクスチャマッピングが動き出しました。ちゃんとパースペクティブ補正入れています。メモリに置いた画像が前にテクスチャキャッシュ作ったときの640x480画像ですが、テクスチャは 512x512 設定なので、...
技術記事 低遅延リアルタイムGPUでZテスト
Zテストまで動いたので上げておきます。ポリゴン同士が重なり合ってもちゃんと前後関係を見て描画できるようになりました。HDDのアクセス権でVivadoエラーという関係ないところで長時間嵌りましたが、それ以外は思惑通りどおりの結果となりました。...
FPGA テクスチャキャッシュ追加考察
以前作成したテクスチャキャッシュについて、改善点が幾つか頭にあるので、備忘録として書いておきます。 現在、tagRAM をシングルポートメモリ(READ_FIRST)で作成し、ダイレクトマップを基本に読み出しと更新を1サイクルで纏めて実施す...
FPGA 低遅延リアルタイムGPUをジャイロと接続
前回作成したZybo(XILINX XC7Z010-1CLG400)上のGPUですが、まずはシンプルなグーローシェーディングのみの段階で、一旦9軸ジャイロセンサー(MPU-9250)と接続してみました。 とりあえずまだ１軸のみの実験ですが、...
技術記事 低遅延リアルタイムGPUのFPGA実装
とりあえずRTLに起こしてみて、ラスタライザまでシミュレーションできたので上げておきます。ラスタライザ出力段階で既にそれなりの絵になってますね。実際はこれを逆数とって(パースペクティブ補正)UVアドレスにして、以前作成したテクスチャキャッシ...