これまた久々に半日ほどZyboを弄る時間を得たので、前回 Zybo のHDMI端子でDVIに画像を出した続きである。
今回は DMA を書いて、DRAM から画像を出力できるようにしてみた。
なお、XilinxのIPでDMAやVOUTがあるのは知っているが、今回は勉強もかねて一通り自作してみた。
WebPack で ChipScope の類が使えないので少し心配していたが、Veritakで軽くデバッグしただけで、意外にあっさり実機動作した。
DRAMの未初期化値が出ている図である。
ちらつく事も無く、静止画として砂嵐が出ているので一応、転送が追いつかないなどは無く安定して動いているようだ。
github には適当に放り込んでいる。
なお、非同期FIFOについては、以前作った Jelly のものを使っている。
なので、Zynq の PS 周辺以外は今のところ殆ど、生のVerilogで書けている。つまりVeritakでSimに苦労しない状態が保てている。
（VivadoになってからIPは便利になったが、WebPackだとシミュレーション規模に制限もあって、とかでまあいろいろ悩ましい）。
さて、問題はVRAM領域をLinux的に確保して、描画関連を準備することである。
＃ ソフトウェアの描画ライブラリはまあいろいろ書いた経験があるが、
＃ 簡易なGPU作りたいなとか思っていたりもして。
まだまだ、先は長い…
コメント