FPGA エンコーダ回路 ISE14.7でZybo設定(XCZ010-1CLG400) でエンコーダを作る実験をして見ました。【パターン１】まず同時に1つしかビットが立たない前提で、よくある悪いか書き方でcase (data)8'b0000_0001: sel <=... 2016.12.24 FPGA
活動紹介 続・テクスチャキャッシュ 以前から作成中のテクスチャキャッシュの改善に取り組んでいます。 以前との大きな修正点として、L1とL2の間のリングバスの数をL2のユニット１つにつき、リング１つとして多重化しています。 L1の帯域に見合った幅を確保するのに、単純にバス幅を広... 2016.12.18 FPGA活動紹介
FPGA 
