FPGA 続・逆数の計算 以前から、低精度の浮動小数点でそこそこ高速に実行できる逆数生成にトライ中です。テーブル+補間型で作成中ですが、正規化数限定でいろいろ精度を試そうとしています。XILINXのシンセサイザは、ISEの時代から initial 文でメモリを初期化... 2016.04.24 FPGA
FPGA Vivado HL WebPack 2016.1 久々に Vivado をバージョンアップしようとしたら、いつの間にかWebPackの制約がデバイス制限だけで、"System Generator for DSP"以外殆ど使えるようになっているように見える!(驚き)特に、Vivadoロジック... 2016.04.24 FPGA